문서 ID: 000075272 콘텐츠 형태: Product Information & Documentation 마지막 검토일: 2014-01-29

Stratix IV E FPGA 개발 키트의 Marvel 88E1111 이더넷 PHY를 GMII 모드로 설정하려면 어떻게 해야 합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Stratix® IV E FPGA 개발 키트의 하드웨어 기본 설정이 직렬 기가비트 미디어 독립 인터페이스(SGMII) 모드로 잘못 설정되었습니다. Marvel 88E1111 이더넷 PHY는 Stratix IV GX 장치를 GMII(Gigabit Media Independent Interface)와 인터페이스하고 PHY 장치의 MDIO(Management Data I/O) 레지스터를 사용하여 88E1111 인터페이스 설정을 덮어씁니다.

해결 방법

88E1111을 GMII 인터페이스 모드로 설정하려면 아래 절차를 따르십시오.

HWCFG_MODE에 0xF 쓰기(레지스터 27, 비트[3:0])
RGMII 수신 타이밍 제어에 0x0 쓰기(레지스터 20, 비트[7])
RGMII 전송 타이밍 컨트롤에 0x0 쓰기(레지스터 20, 비트[1])
재설정을 위한 쓰기 0x1(레지스터 0, 비트[15], 자체 지우기 비트)

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Stratix® IV E FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.