문서 ID: 000075276 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-05-18

ATX PLL을 사용할 때 PCI Express IP 코어용 Stratix V 하드 IP에 대해 코어클리크아웃의 주파수가 잘못 보고됨

환경

  • 인텔® Quartus® II 구독 에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    의 빈도가 잘못 보고되었습니다. coreclkout Stratix V 하드 IP용 PCI Express IP 코어용 ATX PLL Gen1 및 Gen2 ES 디바이스에서 사용됩니다. Gen2 ES 변형의 경우 빈도 Quartus II 소프트웨어가 보고하는 내용은 다음과 같습니다. coreclkout 실제 주파수의 절반. Gen1 ES 변형의 경우 빈도 coreclkout에 대한 Quartus II 소프트웨어 보고서의 1/4은 실제 주파수

    해결 방법

    이 문제는 Stratix V Hard 버전 12.1에서 해결되었습니다 PCI Express IP 코어용 IP.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Stratix® V FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.