인텔® Stratix® 10 장치는 하드 프로세서 시스템 외부 메모리 인터페이스(HPS EMIF), PCIe, eSRAM 또는 고대역폭 메모리(HBM2)를 사용할 때 성공적인 구성을 위한 추가 클럭 요구 사항이 있습니다.
참조 클록은 장치가 구성을 완료하고 사용자 모드로 전환되었을 때 앞서 언급한 IP 블록이 제대로 작동할 수 있도록 적절한 PLL 보정에 필요합니다. SDM(Secure Device Manager) 펌웨어는 참조 클럭 누락으로 인해 PLL이 제대로 보정되지 않은 경우 장치 구성을 게이트합니다. 따라서 사용자는 구성이 시작되기 전에 이러한 IP 블록에 대해 자유롭게 실행되는 안정적인 참조 클럭을 제공해야 합니다. 각 IP에 필요한 참조 클럭은 다음과 같습니다.
| IP | 클럭 핀 |
|---|---|
| HBM2 | pll_ref_clk 및 ext_core_clk |
| eSRAM | CLK_ESRAM_[0,1]p 및 CLK_ESRAM_[0,1]n |
| HPS EMIF | pll_ref_clk |
| L-Tile 및 H-Tile PCIe 채널 | REFCLK_GXB |
| E-Tile 트랜시버 채널 | REFCLK_GXE |
인텔® Stratix® 10L/H-tile 장치의 경우, 참조 클럭 요구 사항은 PCIe 사용 사례에 필수이지만, 성공적인 장치 구성을 위한 비 PCIe 사용 사례에는 필수가 아닙니다. PCIe 사용 사례의 경우 SDM 펌웨어는 PLL이 제대로 보정되었는지 확인하기 위해 PLL 보정 코드를 기다렸다가 사용자 모드로 들어가기 위해 장치를 해제합니다. 따라서 PLL 보정을 위해서는 기준 클럭이 필수입니다. PCIe가 아닌 사용 사례의 경우, SDM 펌웨어는 구성 중 참조 클럭 공급 없이 적절한 PLL 보정 코드 없이 장치 구성을 게이트하지 않습니다. 사용자는 트랜시버 채널이 제대로 작동하도록 사용자 모드에서 트랜시버 PLL을 보정할 수 있습니다.
인텔® Stratix® 10 E-tile 장치의 경우 성공적인 장치 구성을 위해 참조 클럭 요구 사항이 필수입니다. 참조 클럭은 구성 펌웨어를 인텔® Stratix® 10 E-tile 장치에 로드하는 데 필요합니다.
트랜시버, PCIe, HPS EMIF, eSRAM 및 HBM2 IP 블록이 설계에 사용되는 경우 구성을 시작하기 전에 자유롭게 실행되는 안정적인 참조 클럭을 제공해야 합니다.