문서 ID: 000075336 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-08-13

Quartus II 소프트웨어 버전 10.1 및 10.1SP1의 ALTLVDS_RX 및 ALTLVDS_TX 메가 기능의 클럭 주파수 설정에 문제가 있습니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

예, Quartus® II 소프트웨어 버전 10.1 및 10.1SP1의 ALTLVDS_RX 및 ALTLVDS_TX 메가 함수에서 입력 클럭 주파수를 설정하는 데 문제가 있습니다.

데이터 전송률이 소수 값으로 설정된 경우 파생된 입력 클록 주파수는 값을 정수로만 표시합니다.

PLL 요약 보고서에도 올바른 입력 클럭 주파수가 표시되지 않습니다.

Quartus II 소프트웨어 버전 10.1에 대한 이 문제를 해결하기 위한 패치를 사용할 수 있습니다. 아래의 해당 링크에서 패치 0.40을 다운로드하여 설치하십시오.

    Windows용 Quartus II 소프트웨어 버전 10.1 패치 0.40 다운로드(.exe)

    Linux(.tar)용 Quartus II 소프트웨어 버전 10.1 패치 0.40 다운로드

    Quartus II 소프트웨어 버전 10.1 패치 0.40(.txt)용 Readme 다운로드

    이 문제는 Quartus II 소프트웨어 버전 11.0 이상에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 3 제품

    Stratix® II GX FPGA
    Stratix® III FPGA
    Stratix® II FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.