문서 ID: 000075365 콘텐츠 형태: 문제 해결 마지막 검토일: 2017-05-12

PCI Express용 하드 IP가 dl_up 어설션된 상태로 유지되고 비활성화 상태일 때 잘못된 TS1 순서 세트를 전송하는 이유는 무엇입니까?

환경

    PCI Express*용 인텔® Arria® 10 Cyclone® 10 하드 IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

중요 문제

설명

Arria® 10의 PCI Express* IP 코어용 하드 IP 문제로 인해 코어는 LTSSM 비활성화 상태에서 dl_up 신호를 해제하지 않습니다. 또한 코어는 비활성화 상태로 들어갈 때 예상되는 EIOS/전기 유휴 주문 세트를 전송하지 않습니다.

해결 방법

LTSSM 사용 안 함 상태로 dl_up 자격을 부여하고 사용 안 함 상태의 dl_up 무시해야 합니다(즉, 사용 안 함 상태에 있는 동안 dl_up 설정을 해제하는 것으로 간주).

잘못된 순서가 지정된 집합에 대한 해결 방법은 없습니다. 이 동작으로 인해 링크 파트너가 사용 안 함 상태를 종료하고 검색 상태로 돌아갈 수 있습니다.

이러한 문제는 향후 Quartus® Prime 소프트웨어 릴리스에서 수정될 예정이 아닙니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Arria® 10 FPGA 및 SoC FPGA

1

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.