문서 ID: 000075373 콘텐츠 형태: 문제 해결 마지막 검토일: 2017-12-20

ModelSim SE 버전 10.5c를 사용할 때 인텔® Stratix® 10 FPGA JESD204B IP 설계 예제의 시뮬레이션이 실패하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • JESD204B 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime 소프트웨어 버전 17.1.1 이하에서 생성된 인텔® Stratix® 10 JESD204B 설계 예제의 시뮬레이션은 ModelSim SE 버전 10.5c를 사용하여 1ps의 해상도로 시뮬레이션할 때 실패할 수 있습니다.

    해결 방법

    이 문제를 해결하려면 modelsim do 파일 msim_setup.tcl의 vsim 명령에서 '-t ps'를 제거하여 vsim 명령줄에서 1ps 해상도를 제거합니다.

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 18.1부터 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.