문서 ID: 000075386 콘텐츠 형태: 오류 메시지 마지막 검토일: 2017-10-12

오류 : add_fileset_file : 해당 파일 <quartus_installation_directory>없음 /ip/altera/ethernet/alt_em10g32/MAC/synopsys/alt_em10g32.v</quartus_installation_directory>

환경

    인텔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

중요 문제

설명

Quartus® Prime 소프트웨어 버전 15.1 및 16.0의 문제로 인해 Windows 운영 체제를 사용할 때 저지연 이더넷 10G MAC IP 시뮬레이션 모델 생성이 다음 메시지와 함께 오류가 발생할 수 있습니다.

오류: add_fileset_file: 해당 파일이 없습니다<Quartus_Installation_Directory>/ip/altera/ethernet/alt_em10g32/MAC/synopsys/alt_em10g32.v
실행 중
"add_fileset_file synopsys/$file_name $filetype PATH synopsys/$file_name {SYNOPSYS_SPECIFIC}"
(절차 "sim_ver_mac" 126행)
내부에서 호출됨
"sim_ver_mac $name"
(절차 "sim_ver" 3행)
내부에서 호출됨
"sim_ver alt_em10g32"

해결 방법

이 문제의 해결 방법은 Windows 환경에서 VCS* 및 NCSIM* 시뮬레이터에 대한 시뮬레이션 파일 생성을 수동으로 비활성화하는 것입니다. 이는 <Quartus Prime 설치 디렉토리>\ip\altera\ethernet\alt_em10g32\MAC\alt_em10g32_fileset.tcl에서 라인(132~160)을 수정하여 수행할 수 있습니다.

보낸 사람:
foreach {file_name 파일 형식} $simulation_files {
{1} {
add_fileset_file mentor/$file_name $filetype PATH mentor/$file_name {MENTOR_SPECIFIC}
}
{1} {
add_fileset_file aldec/$file_name $filetype PATH aldec/$file_name {ALDEC_SPECIFIC}
}
{1} {
add_fileset_file synopsys/$file_name $filetype PATH synopsys/$file_name {SYNOPSYS_SPECIFIC}
}
{1} {
add_fileset_file cadence/$file_name $filetype PATH cadence/$file_name {CADENCE_SPECIFIC}
}
}

foreach {file_name 파일 형식} $simulation_files_1588 {
{1} {
add_fileset_file mentor/rtl/$file_name $filetype PATH .. /1588/mentor/$file_name {MENTOR_SPECIFIC}
}
{1} {
add_fileset_file aldec/rtl/$file_name $filetype PATH .. /1588/aldec/$file_name {ALDEC_SPECIFIC}
}
{1} {
add_fileset_file synopsys / rtl / $file_name $filetype PATH .. /1588/시놉시스/$file_이름 {SYNOPSYS_SPECIFIC}
}
{1} {
add_fileset_file cadence/rtl/$file_name $filetype PATH .. /1588/cadence/$file_name {CADENCE_SPECIFIC}
}
}

받는 사람:
foreach {file_name 파일 형식} $simulation_files {
{1} {
add_fileset_file mentor/$file_name $filetype PATH mentor/$file_name {MENTOR_SPECIFIC}
}
{1} {
add_fileset_file aldec/$file_name $filetype PATH aldec/$file_name {ALDEC_SPECIFIC}
}
{0} {
add_fileset_file synopsys/$file_name $filetype PATH synopsys/$file_name {SYNOPSYS_SPECIFIC}
}
{0} {
add_fileset_file cadence/$file_name $filetype PATH cadence/$file_name {CADENCE_SPECIFIC}
}
}

foreach {file_name 파일 형식} $simulation_files_1588 {
{1} {
add_fileset_file mentor/rtl/$file_name $filetype PATH .. /1588/mentor/$file_name {MENTOR_SPECIFIC}
}
{1} {
add_fileset_file aldec/rtl/$file_name $filetype PATH .. /1588/aldec/$file_name {ALDEC_SPECIFIC}
}
{0} {
add_fileset_file synopsys / rtl / $file_name $filetype PATH .. /1588/시놉시스/$file_이름 {SYNOPSYS_SPECIFIC}
}
{0} {
add_fileset_file cadence/rtl/$file_name $filetype PATH .. /1588/cadence/$file_name {CADENCE_SPECIFIC}
}
}

이 문제는 Quartus Prime 소프트웨어 버전 16.1부터 해결되었습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 3 제품

Arria® V FPGA 및 SoC FPGA
Stratix® V FPGA
인텔® Arria® 10 FPGA 및 SoC FPGA

1

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.