문서 ID: 000075401 콘텐츠 형태: 오류 메시지 마지막 검토일: 2017-09-19

오류(19300): DSP WYSIWYG 기본 "dafloater_i|s10fpdsp_block_0|sp_mult"에 "없음"으로 설정되지 않은 시계 설정 "adder_input_clock"이 있습니다.

환경

    인텔® Quartus® Prime Pro Edition
    DSP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® Prime Pro 소프트웨어 버전 17.1 Stratix 10 ES 에디션의 Stratix® 10 네이티브 부동 소수점 DSP IP 문제로 인해 곱셈 모드를 사용하는 경우 컴파일 중에 위의 오류가 발생할 수 있습니다.

해결 방법

<ip_file_name>_altera_s10fpdsp_block_160_mdhrmmi.sv에서 다음과 같이 변경합니다.

보낸 사람

.adder_input_clock("0") //(28행)

받는 사람

.adder_input_clock("없음")

이 문제는 Quartus Prime Pro v17.1 릴리스 소프트웨어부터 해결됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Stratix® 10 FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.