문서 ID: 000075407 콘텐츠 형태: 오류 메시지 마지막 검토일: 2017-06-09

경고: 노드: reconfig_clk[0]이(가) 클록으로 확인되었으나 관련 클록 할당 없이 발견되었습니다.

환경

  • 인텔® Quartus® Prime Standard Edition
  • JESD204B 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    reconfig_clk IP에 제약이 없기 때문에 인텔® Arria® 10 장치를 대상으로 하는 JESD204B 독립형 IP 코어로 설계를 컴파일할 때 인텔® Quartus® Prime 소프트웨어 버전 17.0의 적합성 및 정적 타이밍 분석 단계에서 이 경고가 표시될 수 있습니다.

    해결 방법

    이 문제를 해결하려면 주파수 100 MHz - 125 MHz에서 IP SDC 파일의 reconfig_clk 정의하십시오.

    이 문제는 인텔 Quartus Prime 소프트웨어 버전 17.0.1부터 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Arria® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.