인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.2의 문제로 인해 F-Tile 이더넷 인텔® FPGA Hard IP 디자인 예제 40GE-4 변형은 주파수가 805.664062MHz 이상인 시스템 PLL을 사용할 때 시뮬레이션을 통과하지 못합니다.
이 문제를 해결하려면 805.664062MH z의 시스템 PLL 주파수를 선택하십시오.
이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.3부터 해결되었습니다.