중요 문제
설명
재구성 프로세스를 거치기 전에 R-Tile의 참조 클럭 핀(REFCLK_GXR[R,L [14A,14C,15A,15C]_CH[0,1]P)에 안정적인 자유 실행 클럭 신호가 없는 경우 디바이스에서 CVP 업데이트를 재구성하거나 수행하는 동안 오류가 발생할 수 있습니다.
참조 클럭 핀(REFCLK_GXR[R,L [14A,14C,15A,15C]_CH[0,1]P)에 안정적인 자유 실행 클럭 신호가 없더라도 첫 번째 구성 프로세스 동안 문제는 장치에 영향을 미치지 않습니다.
해결 방법
장치 재구성 작업을 시작하기 전에 R-Tile의 기준 클록 핀(REFCLK_GXR[R,L [14A,14C,15A,15C]_CH[0,1]P)에 안정적인 자유 실행 클록 신호를 제공합니다.
이 정보는 Agilex™ FPGA 구성 사용자 안내서에 추가되었습니다.