문서 ID: 000075503 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2014-02-07

QDR II/QDR II+ mem_cq 및 mem_cq_n 핀을 Arria® V GX/GT/ST/SX 장치에 어떻게 배치해야 합니까?

환경

  • 인텔® Quartus® II 구독 에디션
  • QDR II 및 QDR II+ SRAM 컨트롤러 및 UniPHY 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    장치 핀아웃 파일에서 mem_cq 핀과 mem_cq_n 핀 모두에 사용할 수 있는 핀 위치는 하나뿐입니다.

    해결 방법

    이러한 Arria® V 장치의 경우 보완 스트로브가 지원되지 않으므로 읽기 대기 시간 설정에 따라 mem_cq 또는 mem_cq_n 핀 중 하나만 사용됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 10 제품

    Cyclone® V GX FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Cyclone® V SE SoC FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.