문서 ID: 000075509 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-01-11

인텔® Arria®10 장치용 기본 PHY IP 코어의 Quartus® II 소프트웨어 버전 14.1을 사용할 때 잘못된 트랜시버 동적 재구성 동작이 표시되는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어 버전 14.1의 버그로 인해 재구성 인터페이스 공유 옵션이 비활성화된 경우 Arria® 10 장치, 다중 채널 네이티브 PHY IP 코어의 채널 0이 아닌 채널의 잘못된 트랜시버 동적 재구성 동작을 볼 수 있습니다.

    공유 재구성 인터페이스 옵션이 비활성화되면 채널 0의 reconfig_writedata 포트가 네이티브 PHY IP 코어의 모든 채널에 잘못 적용됩니다.

    해결 방법

    이 문제를 해결하려면 네이티브 PHY IP 코어에서 공유 재구성 인터페이스 옵션을 사용하도록 설정할 수 있습니다.

    이 문제는 Quartus® II 소프트웨어의 향후 버전에서 해결될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 4 제품

    인텔® Arria® 10 FPGA 및 SoC FPGA
    인텔® Arria® 10 GT FPGA
    인텔® Arria® 10 GX FPGA
    인텔® Arria® 10 SX SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.