문서 ID: 000075530 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-12-18

High Speed Reed Solomon FPGA IP 코어가 내 데이터에 대해 잘못된 검사 기호 집합을 생성하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 인텔® FPGA IP 고속 Reed-Solomon 인코더/디코더 IP-RSCODEC-HS
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    High Speed Reed Solomon FPGA IP 코어의 RTL 소스 생성 문제로 인해 '하이퍼 최적화' 매개변수가 '높음'으로 설정된 경우 IP는 수신 데이터 페이로드에 대해 잘못된 검사 기호 세트를 생성합니다.

    해결 방법

    이 문제를 해결하려면 '하이퍼 최적화' 매개 변수를 '낮음'으로 설정하십시오.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.