문서 ID: 000075532 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-02-26

마스터 레인을 0, 1 또는 3으로 선택했을 때 인텔® 저지연 40GbE IP 코어가 자동 협상에 실패하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 저지연 40G 100G 이더넷
  • Arria® 10 및 Stratix® V용 저지연 40G 이더넷 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    인텔® Arria® 10 Low Latency 40GBASE-KR4 로직 구현의 문제로 인해 인텔 Quartus® Prime 소프트웨어 버전 16.0 업데이트 1 이전에 자동 협상(AN)이 실패할 수 있습니다.

    마스터 레인이 0, 1 또는 3으로 선택된 경우 코어 내부의 타이밍 문제로 인해 IP 코어가 AN에 실패할 수 있습니다.

    이 문제는 타이밍 문제로 인해 발생하므로 시뮬레이션이 올바르게 작동합니다.

    해결 방법

    이 문제를 해결하려면 마스터 레인을 2로 설정하십시오.

    이 문제는 인텔 Quartus Prime 소프트웨어 버전 16.0 업데이트 1에서 수정되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Arria® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.