문서 ID: 000075535 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-04-20

ASMI Parallel II 인텔® FPGA IP에서 readdatavalid 가 어설션된 후에도 waitrequest가 여전히 높은 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    ASMI Parallel II 인텔® FPGA IP
    Avalon-MM 파이프라인 브리지 인텔® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

ASMI Parallel II 인텔® FPGA IP의 문제점으로 인해, IP가 waitrequest high를 사용하여 새 명령을 정지할 때 읽기 신호가 어설션되는 경우 이 동작이 표시됩니다. readdatavalid 신호는 읽기 신호가 어설션된 후 한 클럭 사이클에 어설션됩니다.

IP가 여전히 사용 중이므로 waitrequest 는 높게 유지됩니다. IP의 readdata 버스가 유효하지 않습니다.

해결 방법

이 문제를 해결하려면 waitrequest 가 높을 때 IP에 읽기 명령을 보내지 마십시오.

waitrequest 신호가 어설션되지 않을 때 읽기 명령을 보냅니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 5 제품

인텔® FPGA 구성 장치 EPCQ-A
인텔® FPGA 구성 장치
인텔® FPGA 구성 장치 EPCQ
인텔® 프로그래밍 가능 장치
인텔® FPGA 구성 장치 EPCQ-L

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.