문서 ID: 000075560 콘텐츠 형태: 문제 해결 마지막 검토일: 2021-05-05

HDMI 2.1 인텔® FPGA 디자인 예제에서 핫플러그 또는 재설정 이벤트 후 HDMI 싱크 수신기 EDID를 읽지 못하는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    HDMI* 인텔® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

중요 문제

설명

인텔® Arria® 10 장치 사용 시 인텔® Quartus® Prime Pro 소프트웨어 버전 19.4 및 인텔® Stratix® 10 장치 사용 시 인텔® Quartus® Prime Pro 소프트웨어 버전 20.4부터 발생하는 문제로 인해 핫플러그 또는 재설정 이벤트 후 HDMI 인텔® FPGA 소스 IP 코어가 HDMI 싱크 수신기 EDID 를 읽지 못할 수 있습니다.

이는 HDMI 인텔® FPGA 소스 IP 코어 FLT_update 폴링 타이머가 HDMI Tx 케이블을 뽑았을 때 계속 실행되기 때문입니다. 이 문제로 인해 I2C 마스터 소프트웨어 디자인이 손상되고 EDID 콘텐츠를 올바르게 다시 읽을 수 없습니다.

해결 방법

이 문제는 인텔® Quartus® Prime Pro Edition 버전 21.1 소프트웨어부터 해결됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 2 제품

인텔® Arria® 10 FPGA 및 SoC FPGA
인텔® Stratix® 10 FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.