문서 ID: 000075584 콘텐츠 형태: 문제 해결 마지막 검토일: 2021-05-25

인텔® Stratix® 10 E-Tile 3배속 이더넷 인텔® FPGA IP 설계 예는 하드웨어에서 작동하지 않습니다.

환경

  • 인텔® Quartus® Prime Pro Edition
  • 3배속 이더넷 인텔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.1에서 제공되는 인텔® Stratix® 10 E-Tile 3배속 이더넷 인텔® FPGA IP 설계 예시는 Synopsys* VCS* 및 Mentor* Modelsim 모두에서 제공된 테스트벤치를 사용하여 시뮬레이션을 지원합니다.

    인텔® Quartus® Prime 소프트웨어 버전 21.1에서는 하드웨어 테스트가 지원되지 않습니다.

    타이밍 분석기는 인텔® Quartus® Prime 소프트웨어 버전 21.1의 예제 설계를 컴파일할 때 타이밍 위반을 보고할 수 있습니다.

    해결 방법

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.1에서 이 문제를 해결하려면 아래 패치설치하십시오.

    Linux용 버전 21.1 패치 0.15 다운로드(.run)

    Windows*용 버전 21.1 패치 0.15(.exe)를 다운로드하십시오

    버전 21.1 패치 0.15용 R eadme(.txt) 다운로드

    이 문제는 인텔® Quartus® Prime Pro 소프트웨어 버전 21.3부터 해결됩니다.

    인텔® Quartus® Prime Pro 소프트웨어 버전 21.2용 패치는 아래 링크에서 다운로드할 수 있습니다.

    인텔® Stratix® 10 E-Tile 3배속 이더넷 인텔® FPGA IP 설계 예제 생성이 실패하는 이유는 무엇입니까?

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 3 제품

    인텔® Stratix® 10 TX FPGA
    인텔® Stratix® 10 DX FPGA
    인텔® Stratix® 10 MX FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.