문서 ID: 000075585 콘텐츠 형태: 문제 해결 마지막 검토일: 2021-04-29

Intel Agilex® 7 FPGA 포트폴리오 개발 키트가 PCIe* Gen3 시스템에서 트레인을 올바르게 연결하지 못하는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Intel Agilex® 7 FPGA 포트폴리오 개발 키트에는 (SW7.1) 기본 위치가 ON으로 설정되어 있습니다. SRIS 모드.

이로 인해 특히 이전 Gen3 시스템에서 PCIe* 링크 불안정성 문제가 발생할 수 있습니다.

해결 방법

이 잠재적인 문제를 해결하려면 특히 이전 Gen3 시스템에서 카드를 사용할 때 SW7.1을 OFF 위치(Common Refclk 아키텍처)로 설정합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 2 제품

인텔® Agilex™ F-시리즈 FPGAs 및 SoC FPGAs
인텔® Agilex™ F-시리즈 개발 키트

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.