중요 문제
인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.2의 문제로 인해 IEEE1588v2를 사용하는 3배속 이더넷 인텔® FPGA IP 10/100/1000Mb 이더넷 MAC(Fifoless) 및 E-Tile GXB 트랜시버 설계 예가 포함된 2XTBI PCS에서 IOPLL 인텔® FPGA IP가 성공적으로 업그레이드되지 않은 것을 볼 수 있습니다.
IOPLL 인텔® FPGA IP 업그레이드를 수행하지 않으면 예제 설계를 컴파일할 때 다음 오류가 표시됩니다.
오류(18185): 디자인에 다시 생성해야 하는 IP 구성 요소가 포함되어 있습니다. IP를 재생성하려면 Quartus Prime 소프트웨어의 프로젝트 메뉴에서 사용할 수 있는 IP 구성 요소 업그레이드 대화 상자를 사용하십시오
오류(18186): ip/alt_tse_iopll_todsampling_clk.ip 파일에 인스턴스화된 IP 구성 요소를 최신 버전의 IP 구성 요소로 업그레이드해야 합니다.
오류(18186): ip/alt_core_iopll_upstream.ip 파일에 인스턴스화된 IP 구성 요소를 최신 버전의 IP 구성 요소로 업그레이드해야 합니다.
오류(18186): ip/alt_core_iopll_tse_rx_clk.ip 파일에 인스턴스화된 IP 구성 요소를 최신 버전의 IP 구성 요소로 업그레이드해야 합니다.
오류(18186): ip/alt_core_iopll_tse_clk.ip 파일에 인스턴스화된 IP 구성 요소를 최신 버전의 IP 구성 요소로 업그레이드해야 합니다.
인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.2이 이 문제를 해결하려면 아래 단계를 수행하십시오.
- IP 업그레이드를 수행하고 IOPLL 인텔® FPGA IP 구성 요소를 재생성합니다.
- 선택한 시뮬레이터에 대한 시뮬레이션 스크립트를 엽니다.
- Modelsim* -/example_testbench/setup_scripts/common/modelsim_files.tcl
- VCS* - /example_testbench/setup_scripts/common/vcs_files.tcl
- VCSmx* - /example_testbench/setup_scripts/common/vcsmx_files.tcl
- 엑셀륨* - /example_testbench/setup_scripts/common/xcelium_files.tcl
- 시뮬레이션 스크립트에서 4개의 IOPLL 인텔® FPGA IP 설계 파일 이름을 편집하여 재생성된 IOPLL 인텔® FPGA IP 구성요소 설계 파일 이름과 일치시킵니다. IOPLL 인텔® FPGA IP 디자인 파일의 예로는 업데이트해야 하는 임의 문자열 접미사가 있는 이름이 있습니다.
- alt_core_iopll_tse_clk_altera_iopll_1931_oppet4q.VO1
- alt_core_iopll_tse_rx_clk_altera_iopll_1931_t57sz6i.vo1
- alt_core_iopll_upstream_altera_iopll_1931_4pedkla.vo1
- alt_tse_iopll_todsampling_clk_altera_iopll_1931_7vfkdfa.vo1
- 파일을 저장합니다.
이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.3부터 해결되었습니다.