문서 ID: 000075606 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-07-20

Quartus II 소프트웨어 버전 15.0.1 이하를 사용할 때 x1 라인을 사용하여 트랜시버 뱅크 내에서 6.5536Gbps보다 높지만 삼중 경계를 넘어 Arria®V 장치 트랜시버 채널을 클록킹®할 수 없는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 소프트웨어
  • Arria® V 트랜시버 네이티브 PHY 인텔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어 버전 15.0 업데이트 1 이하의 버그로 인해 Fitter는 트랜시버 뱅크 내에서 3중 경계를 넘어 6.5536Gbps보다 높은 Arria®V 장치 트랜시버 채널을 클럭킹하지 못하도록 합니다.

    해결 방법

    이 문제를 해결하려면 Quartus® II 소프트웨어 버전 15.0 업데이트 1을 설치한 다음 아래 링크에서 패치 1.07을 다운로드하여 설치하십시오.

    이 문제는 Quartus® 표준 소프트웨어 버전 16.1에서 이미 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 4 제품

    Arria® V GT FPGA
    Arria® V GX FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.