문서 ID: 000075618 콘텐츠 형태: 문제 해결 마지막 검토일: 2021-07-30

PTP가 탑재된 200GE-8 또는 FGT PMA가 탑재된 PTP 변형이 있는 100GE-4를 사용할 때 F-Tile 이더넷 인텔® FPGA Hard IP 설계 예가 Quartus® 지원 로직 생성 단계를 통과하지 못하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    Quartus® Prime Pro Edition 소프트웨어 버전 21.2의 문제로 인해 F-Tile 이더넷 인텔® FPGA Hard IP 설계 예는 "오류(21842): 솔버가 솔루션을 찾지 못했습니다"와 함께 Quartus® 지원 로직 생성 단계를 통과하지 못합니다.

    이 오류는 PTP가 있는 200GE-8 또는 FGT PMA가 있고 위치 제약이 적용되지 않은 PTP 변형이 있는 100GE-4를 사용할 때 발생합니다.

    해결 방법

    PTP 변형이 있는 200GE-8에 대해 이 문제를 해결하려면 FGT 쿼드 2 및 3을 선택하는 .qsf 설정을 통해 핀을 할당하십시오. PTP 변형이 있는 100GE-4의 경우 FGT 쿼드 0을 선택하는 .qsf 설정을 통해 핀을 할당합니다.

    이 문제는 Quartus® Prime Pro Edition 소프트웨어 버전 22.2부터 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Agilex™ FPGAs 및 SoC FPGAs

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.