문서 ID: 000075620 콘텐츠 형태: 문제 해결 마지막 검토일: 2021-07-12

P-Tile 디버그 툴킷 아이 뷰어가 아이 다이어그램을 그리는 데 얼마나 걸립니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • PCI Express*용 Avalon-ST 인텔® Stratix® 10 하드 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    P-타일 디버그 툴킷에서 아이 뷰어 기능을 실행하면 진행률 상태가 최대 10%까지 올라가고 일정 시간 동안 이 수준에서 중지될 수 있습니다.

    메시지 패널에 오류가 보고되지 않고 P-Tile 정보, TX 및 RX 레인 매개변수를 읽을 수 있는 경우 P-Tile 디버그 툴킷 및 Eye Viewer 기능의 작동에 문제가 없습니다.

    P-Tile이 로컬 JTAG 서버 연결을 통해 시스템(P-Tile 디버그 툴킷 실행)에 연결된 경우 한 레인에 대한 아이를 플로팅하는 데 최대 15분이 걸릴 수 있습니다. 원격 JTAG 서버를 통해 연결하는 경우 한 레인에 대한 아이 다이어그램을 그리는 데 최대 40분 이상이 걸릴 수 있습니다.

    해결 방법

    더 짧은 시간에 아이 다이어그램을 그리기 위해 P-타일 디버그 툴킷이 필요한 경우 로컬 JTAG 서버 연결을 ™사용하여 P-타일에 액세스합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Agilex™ F-시리즈 FPGAs 및 SoC FPGAs
    인텔® Stratix® 10 DX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.