설명
인텔® Stratix® 10 PCIe* 하드 IP의 문제로 인해 다음 요구 사항이 모두 충족되면 Gen3에서 직접 속도 변경을 수행할 때 EIOS(Electrical Idle Ordered Set)를 보내지 못할 수 있습니다.
- Gen3에서 직접 속도 변경이 요청되고
- 맨 끝 TX가 인텔® Stratix® 10 PCIe* 하드 IP 전에 전기 유휴 상태에 들어갔습니다.
이 문제는 초기 링크에 영향을 주지 않습니다.
이 문제는 모든 인텔® Stratix® 10 GX L-Tile 장치(ES1, ES2, ES3 및 Production), 모든 인텔® Stratix® 10 SX L-Tile 장치(ES1 및 Production) 및 인텔® Stratix® 10 GX H-Tile ES 장치(ES1, ES2)에 영향을 줍니다. 인텔® Stratix® 10 GX H-Tile 프로덕션 장치는 영향을 받지 않습니다.
해결 방법
속도 변경을 수행하려면 먼저 Gen1 속도로 하향 학습한 다음 원하는 속도로 다시 학습합니다. 예를 들어 Gen3에서 Gen2로 변경하려면 먼저 Gen3에서 Gen1로 속도 변경을 수행한 다음 Gen1에서 Gen2로 속도 변경을 수행합니다.
이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 18.0부터 해결되었습니다.