문서 ID: 000075623 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-08-30

인텔® Arria® 10 장치에 대한 50G Interlaken 인텔® FPGA IP 예제 설계가 생성될 때 Cadence* Xcelium* 시뮬레이션 스크립트가 생성됩니까?

환경

    인텔® FPGA IP 50G Interlaken IP-ILKN/50G
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

아니요. Cadence* Xcelium* 시뮬레이션 스크립트는 인텔® Arria® 10개 장치를 대상으로 하는 50G Interlaken 인텔® FPGA IP 예제 설계에 대해 생성되지 않습니다. 인텔 Arria 10 장치를 대상으로 할 때 Modelsim*, NCSim* 및 VCS*에서 50G Interlaken 인텔® FPGA 예제 설계 테스트벤치를 시뮬레이션하기 위한 스크립트가 생성됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Arria® 10 FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.