문서 ID: 000075648 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

분할 계수가 80인 ALTTEMP_SENSE 메가 함수를 사용할 때 최소 펄스 폭 위반이 발생하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    ALTTEMP_SENSE 메가 기능을 사용할 때 IP에 적용되는 클럭이 1.0MHz 이하인지 확인해야 합니다. 더 높은 주파수 클럭을 사용할 때 메가 기능을 사용하면 40으로 나누거나 80으로 나누기를 선택하여 클럭 주파수를 1.0MHz 이하로 줄일 수 있습니다.

    그러나 TimeQuest 타이밍 분석기는 클럭 분배기 계수 80을 사용할 때 최소 펄스 폭 위반을 발행할 수 있습니다. 나누기 요소 중 하나를 사용하는 경우 TimeQuest 타이밍 분석기는 40으로 나누기 선택에 대한 클럭만 분석합니다. 따라서 입력 클럭이 40MHz보다 크고 80으로 나누기 옵션을 선택하면 TimeQuest 타이밍 분석기는 입력 클럭 주파수를 ALTTEMP_SENSE 메가 함수로 계산하여 1.0MHz보다 큽니다.

    해결 방법

    Synopsys SDC(Design Constraint)를 추가하여 잘못된 클럭 주파수 계산을 재정의할 수 있습니다. 다음 예제 제약 조건은 ALTTEMP_SENSE 메가 함수(inst5)의 CLK 입력 포트를 구동하는 ALTPLL 메가 함수(inst3)의 출력 CLK0을 기반으로 합니다.

    create_generated_clock -이름 {inst5|tsdadc_alttemp_sense_vps_component|sd1|clk} \
    -source [get_pins {inst3|altpll_component|auto_generated|pll1|clk[0]}] \
    -divide_by 80 -multiply_by 1 -duty_cycle 50.00 \
    [get_pins { inst5|tsdadc_alttemp_sense_vps_component|sd1|clk } ]

    이 문제는 Quartus® II 소프트웨어의 향후 버전에서 수정될 예정입니다.

    관련 자료

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 11 제품

    Arria® V ST SoC FPGA
    Arria® V GT FPGA
    Arria® V GX FPGA
    Stratix® V E FPGA
    Stratix® V GS FPGA
    Arria® V SX SoC FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA
    Stratix® IV GT FPGA
    Stratix® IV E FPGA
    Stratix® IV GX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.