문서 ID: 000075690 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2021-01-27

플랫폼 디자이너의 IP 카탈로그에서 클럭 비디오 입력 인텔® FPGA IP(CVI) 및 클럭 비디오 출력 인텔® FPGA IP(CVO)를 사용할 수 없는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Standard Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

클럭 비디오 입력 인텔® FPGA IP(CVI) 및 클럭 비디오 출력 인텔® FPGA IP(CVO)는 수명 종료(EOL)이며 인텔® Quartus® Prime Standard Edition 소프트웨어 버전 19.1 이상부터 더 이상 지원되지 않습니다.

해결 방법

비디오 및 이미지 처리 제품군 사용 설명서 버전 19.4 이상부터 클럭 비디오 입력 인텔® FPGA IP 및 클럭 비디오 출력 인텔® FPGA IP에 대한 정보가 제거되었습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 9 제품

Cyclone® V FPGA 및 SoC FPGA
Cyclone® IV FPGA
Stratix® V FPGA
인텔® Arria® 10 FPGA 및 SoC FPGA
Stratix® IV FPGA
Arria® II FPGA
인텔® MAX® 10 FPGA
인텔® Cyclone® 10 LP FPGA
Arria® V FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.