문서 ID: 000075691 콘텐츠 형태: 문제 해결 마지막 검토일: 2021-08-16

PCI 익스프레스*용 인텔® L-/H-Tile Avalon® 스트리밍 IP를 사용하여 내 디자인을 일부 컴파일할 때 PCI 익스프레스* 링크가 응답하지 않는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.1 및 21.2의 문제로 인해 Gen3x16 링크로 구성된 PCI Express*용 인텔® L-/H-Tile Avalon® 스트리밍 IP에서 트랜잭션 레이어 구성 공간 인터페이스를 활성화한 경우 응답하지 않는 PCI Express* 링크가 발생할 수 있습니다. 이 문제는 장소/경로 종속성으로 인해 모든 컴파일 결과에 영향을 미치지 않습니다.

    응답하지 않는 PCI Express* 링크는 전원 켜기 구성 작업 후 또는 재구성 작업 후에 발생할 수 있습니다.

    설명된 문제에 대한 추가 오류 증상은 다음과 같습니다.

    • 트랜잭션 레이어 구성 공간 인터페이스(tl_cfg_*) 포트가 고정된 값으로 고정되어 있습니다.
    • 루트 포트와 엔드포인트 간에 DMA 작업이 발생하지 않습니다
    • 호스트 시스템에서 웜 재설정을 수행하면 엔드포인트가 기능을 복구할 수 있습니다
    해결 방법

    패치를 사용하여 인텔® Quartus® Prime Edition Pro 소프트웨어 버전 21.1 및 21.2에서 이 문제를 해결할 수 있습니다.

    아래의 해당 링크에서 인텔® Quartus® Prime Edition Pro 소프트웨어 버전 21.1용 패치 0.41 또는 인텔® Quartus® Prime Edition Pro 소프트웨어 버전 21.2용 패치 0.05다운로드하여 설치하십시오.

    (.run 파일을 다운로드하려면 위의 링크를 마우스 오른쪽 버튼으로 클릭하고 "다른 이름으로 링크 저장"을 선택하십시오.)

    인텔® Quartus® Prime Edition Pro 소프트웨어 버전 21.1 패치

    인텔® Quartus® Prime Edition Pro 소프트웨어 버전 21.2 패치

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 21.3부터 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 4 제품

    인텔® Stratix® 10 TX FPGA
    인텔® Stratix® 10 SX SoC FPGA
    인텔® Stratix® 10 MX FPGA
    인텔® Stratix® 10 GX FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.