중요 문제
설명
PCI Express* Link Inspector용 Stratix® 10 FPGA 하드 IP의 문제로 인해 타임스탬프 값이 실제 시간보다 큰 것을 확인할 수 있습니다.
예를 들어, 125MHz에서 PCI Express* 코어클럭 아웃용 Stratix® 10 FPGA 하드 IP를 사용할 경우, 타임스탬프 값은 예상 값보다 약 20%(실제 10ms에 비해 12ms)를 보여줍니다.
이는 125MHz 또는 250MHz에서 사용자 정의 코어 클럭 과 Link Inspector에서 항상 사용하는 100MHz 클럭 간의 불일치 때문입니다.
해결 방법
이 문제를 해결하려면 아래와 같이 타임스탬프 값에 곱셈 인수를 적용하십시오.
125MHz 코어 클카우트를 사용할 때 타임스탬프 값에 0.8(100MHz/125MHz)의 곱셈 계수를 곱합니다.
250MHz 코어 클럭크아웃을 사용할 때 타임스탬프 값에 0.4(100MHz/250MHz)의 곱셈 계수를 곱합니다.
이 문제는 Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.