문서 ID: 000075740 콘텐츠 형태: 문제 해결 마지막 검토일: 2011-02-09

Arria II GZ, Stratix IV 또는 Stratix V 장치 장애 복구 타이밍을 대상으로 하는 CPRI IP 코어

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    Arria II GZ, Stratix IV 또는 Stratix을 대상으로 하는 CPRI IP 코어 V 장치 오류 복구 타이밍입니다. 특히, rx_digitalreset_cpri_clk_sync2 전역 내부 local_reset 신호에 대한 재설정 신호 위반 IP 코어 타이밍 요구 사항.

    해결 방법

    이 문제를 해결하려면 Quartus II 설정 파일 (. qsf)에서 다음 할당을 추가하여 글로벌 리셋 신호:

    set_instance_assignment -name GLOBAL_SIGNAL OFF -to *rx_digitalreset_cpri_clk_sync2

    이 문제는 CPRI MegaCore의 향후 버전에서 수정될 예정입니다 함수.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 3 제품

    Stratix® IV FPGA
    Stratix® V FPGA
    Arria® II FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.