문제 160236: 버전 1.9
BOOTSEL(BSEL) 및 CLOCKSEL(CSEL) 핀의 경우 4.7K-ohm에서 10K-ohm 풀업 저항을 사용할 수 있음을 보여주지만 풀업 저항을 연결해야 하는 전압은 지정하지 않습니다.
BSEL 및 CSEL 핀의 풀업 저항은 해당 핀이 포함된 뱅크의 VCCIO에 연결되어야 합니다.
문제 63747: 버전 1.3
DCLK는 이중 목적 핀으로 나열되지 않습니다. DCLK는 구성 모드가 활성 모드인 경우 구성 후 사용자 I/O 핀으로 구성할 수 있습니다.
문제 44313: 버전 1.1
사용하지 않는 GXB_RX 핀에 대한 연결 지침에는 10k 저항을 통해 GND에 연결하도록 나와 있습니다. 10k 저항은 불필요하며 사용하지 않는 GXB_RX 핀을 GND에 직접 연결할 수 있습니다.
문제 27900: 버전 1.1
CLK[0:23][p,n] 핀 유형, 핀 설명 및 연결 지침이 올바르지 않습니다. 출력 버퍼 기능이 있는 이중 목적 I/O 핀입니다. 다음은 CLK[0:23][p,n] 핀에 대한 설명입니다.
핀 유형: "입력"이 "I/O"로 변경되어야 합니다.
핀 설명: "I/O 핀으로도 사용할 수 있는 전용 포지티브 및 네거티브 클럭 입력 핀입니다. OCT Rd는 차동 입력으로 사용될 때 지원됩니다. OCT Rt는 SSTL 또는 HSTL 입력으로 사용될 때 지원됩니다. OCT Rs는 출력 작업에 대해 지원됩니다.
단일 종단 I/O 표준을 사용하는 경우 CLK[0:23]p 핀만 PLL의 전용 입력 핀 역할을 합니다."
연결 지침: "이 핀은 GND에 연결하거나 연결되지 않은 상태로 둘 수 있습니다. 연결되지 않은 경우 Quartus II 소프트웨어 프로그래밍 가능 옵션을 사용하여 이러한 핀을 내부적으로 바이어스합니다. 약한 풀업 저항이 활성화된 입력 트리스테이트 또는 GND를 구동하는 출력으로 예약할 수 있습니다."