문서 ID: 000075789 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-12-02

DCFIFO IP에 대한 상태 플래그의 출력 대기 시간이 SCFIFO 및 DCFIFO IP 코어 사용 설명서에 지정된 대기 시간보다 높은 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명 DCFIFO IP의 크로스 클럭킹 특성으로 인해 상태 플래그의 지연 시간은 SCFIFO 및 DCFIFO IP 코어 사용 설명서 (PDF)에 지정된 것보다 1배 더 클 수 있습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 31 제품

Arria® V GT FPGA
Arria® V GZ FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
MAX® II CPLD
인텔® MAX® 10 FPGA
Cyclone® IV E FPGA
Cyclone® III LS FPGA
인텔® Arria® 10 GT FPGA
Stratix® IV E FPGA
Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
인텔® Arria® 10 GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
인텔® Arria® 10 SX SoC FPGA
MAX® V CPLD
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.