문서 ID: 000075790 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2014-03-11

CHANGE_EDREG 명령을 사용하여 Stratix, Stratix II, Arria GX 및 Cyclone II 이상 시리즈 디바이스에서 CRC 오류를 시뮬레이션하려면 어떻게 해야 합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

crc.jam 파일을 생성하는 데 필요한 컨텐츠를 다운로드하고 아래 지침에 따라 Stratix®, Stratix II, Arria® GX 및 Cyclone® II 이상 시리즈 장치에서 CRC 오류를 시뮬레이션하는 CHANGE_EDREG 명령을 실행할 수 있습니다.

첨부된 JAM 파일을 사용하여 줄 #9를 임의의 숫자로 수정합니다. CRC 체크섬 값을 변경하기 위한 것입니다.
DRSCAN 32, ;

  1. 이렇게 하면 CHANGE_EDREG 명령을 통해 스토리지 레지스터의 CRC 체크섬을 덮어씁니다.
  2. 그러면 CRC_Error 핀이 높아져 CRC 오류를 알립니다.

Quartus® II 설계 소프트웨어에서 명령줄 JAM 플레이어를 사용하여 crc.jam 파일을 실행할 수 있습니다

명령은 다음과 같습니다.

quartus_jli -aconfig_io -cn crc.jam

여기서 -c 뒤의 n = 케이블 인덱스. USB-Blaster™의 케이블 인덱스를 찾으려면 다음을 실행하십시오.

quartus_jli -n

관련 자료

관련 제품

이 문서는 다음 항목에 적용됩니다. 7 제품

Cyclone® IV E FPGA
Cyclone® II FPGA
Cyclone® IV GX FPGA
Arria® GX FPGA
Stratix® II FPGA
Cyclone® III FPGA
Cyclone® III LS FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.