문서 ID: 000075829 콘텐츠 형태: 문제 해결 마지막 검토일: 2016-01-11

인텔® Quartus® Prime 소프트웨어 버전 15.1의 인텔® MAX® 10 FPGA 온칩 플래시에서 보류 시간 위반이 표시되는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime 디자인 소프트웨어
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

인텔® Quartus® Prime 소프트웨어 버전 15.1의 타이밍 모델 문제로 인해 다음 레지스터의 인텔 MAX® 10 FPGA 온칩 플래시에서 타이밍 위반이 발생할 수 있습니다.

*altera_onchip_flash_block:altera_onchip_flash_block|drdout[0]

이 레지스터는 보류 위반의 원본이자 대상입니다.

해결 방법

이 위반은 거짓이며 무시할 수 있습니다. 이 문제는 인텔 Quartus Prime 소프트웨어 v15.1.1에서 수정되었습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® MAX® 10 FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.