문서 ID: 000075856 콘텐츠 형태: 문제 해결 마지막 검토일: 2016-05-25

Arria 10 1G/2.5G/5G/10G 다중 속도 이더넷 PHY IP 코어의 클럭 도메인에서 led_link, led_char_err, led_disp_err 및 led_an 신호는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Arria® 10 1G/2.5G/5G/10G 다중 속도 이더넷 PHY IP 코어에 대한 led_link, led_char_err, led_disp_err 및 led_an 신호 의 클럭 도메인은 내부 클럭 도메인입니다. FPGA 패브릭에서는 내부 클럭을 사용할 수 없으므로 이러한 led_* 신호를 비동기 신호로 처리해야 합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.