문서 ID: 000075928 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-12-15

MAX 10 장치에 대한 PLLCLKOUT 핀을 수동으로 할당하면 오류가 생성됩니다.

환경

  • 인텔® Quartus® II 구독 에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    Quartus® II 소프트웨어 릴리스 버전 14.0 업데이트 2에서, MAX® 10 장치에 대한 PLLCLKOUT 핀의 수동 할당 생성 Fitter에서 다음과 같은 오류가 발생합니다.

    Error (176138): Can't place differential I/O pins and/or associated SERDES transmitters or receivers -- location assignments are illegal

    Error (176150): Pin "<핀 이름>" with LVDS I/O standard must be driven by the external clock output of an enhanced PLL

    PLLCLKOUT 핀은 범용 I/O 핀으로 사용할 수 있습니다 MAX 10 장치의 경우, 이 옵션은 현재 자동으로 제공되지 않습니다. Fitter가 지원합니다.

    해결 방법

    해결 방법은 없습니다. 이 문제는 향후 수정될 예정입니다 Quartus II 소프트웨어 출시.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    MAX® II CPLD

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.