설명
설계상 PCIe® 코어는 재설정되지 않은 활성 하이TxsWaitRequest_o 하이로 설정합니다. 그러나 응용 프로그램 논리는 TxsRead_i 또는 TxsWrite_i 어설션할 때만 TxsWaitRequest_o 모니터링해야 합니다.
TXsWaitRequest_0 이유는 코어가 애플리케이션 계층에서 전송된 TX 명령을 디코딩하기 위해 추가 주기가 필요할 수 있기 때문에 기본적으로 주장됩니다. 이 프로세스는 TxsRead_i 또는 TxsWrite_i 활성 상태일 때 시작됩니다.
1. 코어에 추가 대기 시간이 필요한 두 가지 이유가 있습니다.
a. Avalon-MM®에서 PCI Express® 요청으로의 주소 변환을 수행하려면
B. PCI Express 사양에서 요구하는 대로 쓰기 트랜잭션을 여러 요청으로 중단하려면
2. TX 요청이 활성 상태인 경우 코어는 다음 쓰기 데이터 또는 새 명령을 처리할 준비가 되면 결국 TxsWaitRequest_o 지웁니다.
3. 코어가 준비된 경우 코어는 요청의 동일한 주기에서 TxsWaitRequest_o 설정을 해제할 수 있습니다.