문서 ID: 000075974 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-08-12

외부 PLL 모드에서 ALTLVDS 메가 함수를 사용할 때 TimeQuest가 tx_enable 및 tx_inclock 또는 rx_enable 및 rx_inclock 타이밍 경로를 분석하지 않는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

TimeQuest는 외부 PLL 모드에서 ALTLVDS 메가 기능을 사용할 때 tx_enable 및 tx_inclock 또는 rx_enable 및 rx_inclock 타이밍 경로를 분석하지 않습니다. 이러한 경로는 전용 라우팅을 사용하므로 ALTLVDS 메가 기능에서 사용하는 PLL 출력 클럭에서 위상 변이가 올바르게 설정Altera 이러한 경로 간의 타이밍을 보장합니다.

관련 자료

관련 제품

이 문서는 다음 항목에 적용됩니다. 31 제품

Stratix® V GS FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Arria® II GZ FPGA
Stratix® V E FPGA
Arria® GX FPGA
HardCopy™ III ASIC 장치
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
HardCopy™ IV E ASIC 장치
Cyclone® III LS FPGA
Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® II FPGA
Cyclone® V GX FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
Arria® V GT FPGA
Stratix® III FPGA
Stratix® IV GX FPGA
Arria® II GX FPGA
Stratix® IV E FPGA
HardCopy™ IV GX ASIC 장치

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.