문서 ID: 000075990 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-08-27

Stratix V 장치를 대상으로 할 때 Quartus II 소프트웨어의 LVPECL I/O 할당에 알려진 문제가 있습니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    예, Stratix® V 장치를 대상으로 할 때 Quartus® II 소프트웨어의 LVPECL I/O 할당에 문제가 있습니다.

    Quartus II 소프트웨어는 버전 11.0, 11.0SP1 및 11.1에서 LVPECL 쌍의 "n" 측면을 구현하지 않습니다.

    해결 방법

    LVDS 입력 버퍼는 LVPECL 입력 작업을 지원하는 데 사용되지만 LVPECL 표준에서는 내부 종단이 지원되지 않으므로 LVPECL I/O 표준 대신 LVDS I/O 표준을 사용할 수 있습니다.

    이 문제는 Quartus II 소프트웨어 버전 11.1SP1에서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 4 제품

    Stratix® V GS FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V E FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.