설명
Quartus® II 소프트웨어는 프로세스에서 단일 VHDL 대기 명령문만 지원합니다. wait-for 문과 같은 다른 VHDL 대기 구문 또는 둘 이상의 대기 문이 있는 프로세스는 합성할 수 없습니다.
예를 들어, Quartus II 통합 합성은 다음과 같은 대기 대기 구문을 지원합니다.
architecture dff_arch of ls_dff is
begin
output: process begin
wait until (CLK'event and CLK='1');
Q <= D;
Qbar <= not D;
end process output;
end dff_arch;
소프트웨어는 다음과 같은 유형의 대기 문을 지원하지 않으며 합성 중에 오류를 생성합니다.
process --Unsupported process declaration
begin
CLK <= ‘0’;
wait for 20 ns;
CLK <= ‘1’;
wait for 12 ns;
end process;
output: process begin --Unsupported process declaration
wait until (CLK'event and CLK='1');
Q <= D;
Qbar <= not D;
wait until (CLK'event and CLK='0');
Q <= 0;
Qbar <= 1;
end process output;