문서 ID: 000076022 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-11-24

VCS는 DDR, DDR2 및 DDR3 SDRAM 고성능 컨트롤러 II IP의 기능 시뮬레이션을 수행할 때 이 경고를 생성합니다. 이 경고는 코드가 4비트 버스의 1비트 LSB를 2비트 입력에 연결하기 때문에 나타납니다

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

VCS는 DDR, DDR2 및 DDR3 SDRAM 고성능 컨트롤러 II IP의 기능 시뮬레이션을 수행할 때 이 경고를 생성합니다.

이 경고는 코드가 4비트 버스의 1비트 LSB를 2비트 입력에 연결하여 clk_reset scan_din 입력의 비트 2가 구동되지 않기 때문에 나타납니다. 레벨 시퀀서는 mem_clks에서 스캔 체인을 사용하지 않으며 스캔 체인을 사용하지 않기 때문에 레벨링되지 않은 설계(예: DDR2)에서는 문제가 되지 않습니다. 따라서 이 메시지는 무시해도 됩니다.

경고-[PCWM-W] 포트 연결 너비 불일치 &ltpath_name>/SdramController_PLL_Master_phy_alt_mem_phy.v, 1395"clk". 다음 1비트 식은 모듈 "SdramController_PLL_Master_phy_alt_mem_phy_clk_reset"의 2비트 포트 "scan_din"(인스턴스 "clk")에 연결됩니다. 식: scan_din[0] 자세한 내용은 lint=PCWM 사용

관련 제품

이 문서는 다음 항목에 적용됩니다. 3 제품

Stratix® IV GX FPGA
Stratix® IV GT FPGA
Stratix® IV E FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.