문서 ID: 000076094 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2012-09-12

Arria V 또는 Cyclone V 장치 제품군에서 Avalon-MM과 Avalon-ST PCIE HIP 간에 일관된 동작을 보장하려면 어떻게 해야 합니까?

환경

    인텔® Quartus® II 구독 에디션
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Arria® V 및 Cyclone® V 장치 제품군의 경우 Avalon®-MM 및 Avalon-ST PCI Express® 하드 IP 간에 일관된 동작을 보장하려면 Avalon-ST 래퍼의 기본값과 일치하도록 Avalon-MM 래퍼에서 2개의 매개변수를 변경해야 합니다.

해결 방법

파일 altpcie_sv_hip_avmm_hwtcl.v에서 파일 위쪽(줄 148 주위)에서 다음 매개 변수 정의를 찾아 변경 내용을 식별합니다.

매개 변수 rx_cdc_almost_full_hwtcl = 6,
매개변수 tx_cdc_almost_full_hwtcl = 6,

다음으로 변경:

매개 변수 rx_cdc_almost_full_hwtcl = 12,
매개변수 tx_cdc_almost_full_hwtcl = 12,

관련 제품

이 문서는 다음 항목에 적용됩니다. 4 제품

Cyclone® V GT FPGA
Cyclone® V GX FPGA
Arria® V GX FPGA
Arria® V GT FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.