문서 ID: 000076097 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-02-08

지연 체인 백 어노테이션은 Stratix V 설계에서 지원되지 않습니다

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    설계가 Stratix V 장치를 대상으로 하는 경우 후면 주석 를 사용하도록 설정하면 컴파일 후 지연 체인 설정이 실패할 수 있습니다. Back-Annotate의 Delay chains 옵션 할당 대화 상자.

    Quartus II 소프트웨어는 다음의 백 주석을 지원하지 않습니다. Stratix V 장치를 대상으로 하는 설계의 지연 체인.

    해결 방법

    해결 방법은 없습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Stratix® V FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.