문서 ID: 000076108 콘텐츠 형태: 문제 해결 마지막 검토일: 2011-11-18

UniPHY 외부 메모리 인터페이스에 대해 예상되는 더 높은 지연 및 스큐 Stratix V 장치의 코너 I/O

환경

  • 인텔® Quartus® II 구독 에디션
  • I O
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    Stratix V 장치에서 코너 I/O 뱅크는 다음을 수행할 것으로 예상됩니다. 코어-I/O 및 I/O-코어 지연 및 스큐 값이 보다 높습니다. 다른 I/O 뱅크는 외부와의 인터페이스에 적합하지 않습니다. 667MHz 이상의 주파수에서 메모리.코너의 특성 I/O 뱅크는 사용 가능한 Stratix V 타이밍 모델에 아직 반영되지 않았습니다. Quartus II 소프트웨어 버전 10.1에서; 결과적으로, 타이밍 분석은 성능을 정확하게 특성화하지 않습니다. 코너 I/O.

    해결 방법

    위쪽과 아래쪽에 있는 외부 I/O 뱅크를 사용하지 마십시오 장치의.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Stratix® V FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.