문서 ID: 000076182 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-02-09

EDIF 소스 파일을 사용하여 설계를 컴파일할 때 치명적 오류가 발생하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명 Quartus® II 소프트웨어 버전 14.1 이상의 문제로 인해 EDIF 넷리스트를 컴파일할 때 치명적인 오류가 발생할 수 있습니다.
    해결 방법

    이 문제를 해결하려면 대신 타사 합성 도구에서 Verilog Quartus 매핑 파일(.vqm)을 생성하십시오.

    이 문제는 Quartus II 소프트웨어의 향후 릴리스에서 수정될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® 프로그래밍 가능 장치

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.