중요 문제
인텔® Quartus® Prime Pro Edition 소프트웨어 버전 19.3 이하의 문제로 인해 PTP, RSFEC 및 VHDL 옵션을 선택한 25G 이더넷 인텔® Stratix® 10 FPGA IP 변형에 대한 예제 설계의 테스트벤치에 대한 VCS* 시뮬레이션이 VCS에서 "모듈 간 참조 해상도 오류"와 함께 실패합니다.
이 문제를 해결하려면 다음과 같이 하십시오.
1.) 예제 디자인의 "example_testbench/" 디렉토리로 이동합니다.
2.) "basic_avl_tb_top.sv" 파일을 엽니다.
3.) 주석 처리 줄 40 :
defparam singleport1588_s10gxt_inst.s10_top.alt_e25s10_0.SIM_SHORT_AM = 1'b1;
4.) 시뮬레이션 다시 컴파일