문서 ID: 000076251 콘텐츠 형태: 문제 해결 마지막 검토일: 2020-06-19

PCI Express용 Avalon® -ST 인텔® Stratix® 10 하드 IP 및 PCI Express용 Avalon® -MM 인텔® Stratix® 10 하드 IP의 슬롯 클럭 구성 비트 설정이 IP 카탈로그의 설정에 관계없이 항상 0인 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • PCI Express*용 Avalon-MM 인텔® Stratix® 10 하드 IP
  • PCI Express*용 Avalon-ST 인텔® Stratix® 10 하드 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 19.4에서 PCI Express용 Avalon® -ST 인텔® Stratix® 10 하드 IP 및 PCI Express용 Avalon® -MM 인텔® Stratix® 10 하드 IP의 문제로 인해 PCI Express 링크 상태 레지스터의 슬롯 클럭 구성 비트(비트 12)는 항상 0으로 설정됩니다. 이 문제는 시뮬레이션과 하드웨어 모두에서 볼 수 있습니다.

    해결 방법

    해결 방법은 없습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 5 제품

    인텔® Stratix® 10 MX FPGA
    인텔® Stratix® 10 TX FPGA
    인텔® Stratix® 10 DX FPGA
    인텔® Stratix® 10 SX SoC FPGA
    인텔® Stratix® 10 GX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.