문서 ID: 000076296 콘텐츠 형태: 문제 해결 마지막 검토일: 2017-11-14

Arria 10 EMIF IP global_reset_n 신호에 필요한 최소 펄스 폭은 얼마입니까?

환경

    인텔® Quartus® Prime Pro Edition
    HPS 인텔® Arria® 10 FPGA IP용 외부 메모리 인터페이스
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

최소 리셋 펄스 폭 요구 사항은 100ns입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Arria® 10 FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.