문서 ID: 000076335 콘텐츠 형태: 문제 해결 마지막 검토일: 2020-10-07

인텔® Stratix® 10 MX HBM2 컨트롤러를 사용할 때 AXI* 스위치의 awready 신호가 전환되는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 외부 메모리 인터페이스 인텔® Stratix® 10 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    이는 의사 BL8을 활성화할 때 AXI* 스위치에서 예상되는 동작입니다. AXI* 스위치는 다음 쓰기 요청을 받기 전에 트랜잭션의 쓰기 데이터 전송이 완료될 때까지 기다려야 합니다. 이는 AXI* 인터페이스의 효율성에 영향을 미치지 않습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 MX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.