문서 ID: 000076365 콘텐츠 형태: 오류 메시지 마지막 검토일: 2012-09-11

중요 경고: <corename>_if0_p0_pin_map.tcl: 핀 if0|p0|controller_phy_inst|memphy_top_inst|afi_half_clk_reg에 대한 PLL 클록을 찾지 못했습니다</corename>.

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어 버전 11.0 또는 11.0SP1에서 DDR2 SDRAM 또는 DDR3 SDRAM UniPHY 설계를 컴파일할 때 다음과 같은 중요한 경고가 발생할 수 있습니다.

    중요 경고: <corename>_if0_p0_pin_map.tcl: 핀 if0|p0|controller_phy_inst|memphy_top_inst|afi_half_clk_reg에 대한 PLL 클럭을 찾지 못했습니다.

    중요 경고는 디자인의 첫 번째 컴파일에서는 발생하지 않지만 이후의 모든 컴파일에서는 발생합니다.

    문제의 원인은 RAPID_RECOMPILE_MODE ON으로 설정되어 후속 컴파일에서 afi_half_clk_reg 유지되지 않습니다.

    해결 방법

    해결 방법은 디자인이 다시 컴파일되기 전에 db 디렉토리를 삭제하거나 프로젝트에서 빠른 재컴파일을 비활성화하는 것입니다.

    이 문제는 Quartus II 소프트웨어의 향후 버전에서 수정될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 5 제품

    Stratix® IV E FPGA
    Stratix® III FPGA
    Stratix® IV FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.